T触发器的设计
摘要:摘要在数字系统中,除了能够进行逻辑运算和算术运算的组合逻辑电路外,还需要具有记忆功能的时序逻辑电路。触发器是最基本、最重要的时序单元电路,也是构成时序逻辑电路的基本单元电路。触发器由集成逻辑门电路加上适当的反馈电路组成,有两个互补的输出端,其输出状态不仅与输入有关,而且还与原先的输出状态有关。触发器具有不同的逻辑功能,根据电路结构和触发方式可分成不同的种类。在所有的触发器中,基本RS触发器是构成其他各种触发器的基础。将两个RS触发器串联可以组成主从型JK触发器,再将JK触发器的两个输入端J、K连接起来作为一个输入信号,则构成了T触发器。AlteraQuartusII作为一种可编程逻辑的设计环境,提供了完全集成且与电路结构无关的开发包环境,具有数字设计逻辑的全部特性。我们可以用这个软件进行T触发器的设计与仿真。关键词:数字电路T触发器Quartus目录摘要..................................................................................................................11设计原理说明..................................................................................................3RS触发器和JK触发器的电路结构和逻辑功能..................................................3T触发器原理说明....
温馨提示:当前文档最多只能预览
5 页,若文档总页数超出了
5 页,请下载原文档以浏览全部内容。
本文档由 匿名用户 于 2020-11-03 08:17:04上传分享