doc文档 FPGA高速收发器

专业资料 > IT&计算机 > 计算机硬件及网络 > 文档预览
3 页 528 浏览 16 收藏 4.8分

摘要:FPGA高速收发器设计准则高速收发器(SERDES)的运用范围十分广泛,包括通讯、计算机、工业和储存,以及必须在芯片与芯片/模块之间、或在背板/电缆上传输大量数据的系统。但普通高速收发器的并行总线设计已无法满足现在的要求。将收发器整合在FPGA中,成为解决这一问题的选择办法。高速设计用FPGA具备嵌入式数Gb收发器的低功耗FPGA架构,它能让设计人员利用高生产率的EDA工具提供实体层和逻辑层建构模块,研发出低成本的小型系统,使得设计师能够快速解决协议和速率的变化问题,以及为了提高性能和增加新功能时,必须进行设计修改所面临的重新编程问题,这些迫切需求的灵活性无法在ASIC和ASSP方案中获得。FPGA提供了一种单芯片解决方案,克服了多芯片方案中的互通作业、布线和功率问题。FPGA中的收发器在克服讯号完整性问题的同时,也能工作在一系列不同的系统或协议环境中。收发器选择考虑收发器的选择对于要获得所需的功能设计而言相当关键。设计师必须在设计初期阶段就分析收发器的功能和性能,并融合频宽需求、协议、多媒体类型、EMC和互通作业性所决定的设计准则指导选择。收发器的选择应该包括规格的符合性验证;针对抖动、噪音、衰减和不连续性等不利条件下的免疫能力或补偿能力;以及应用中的传输媒介的类型。根据目前多数组件存在的收发器错误纪录,不难发现将混合讯号收发器整合在数字电路FPGA中仅取得了有限的成功。因此,系统设计师在验证市场需求时要特别小心,要紧盯着制程、电压、温度、核心以及I/O端口,还有硅芯片生产能力等各方面的验证工作。评估收发器发射性能的重要工具是眼图。这是建构在一系列分层

温馨提示:当前文档最多只能预览 5 页,若文档总页数超出了 5 页,请下载原文档以浏览全部内容。
FPGA高速收发器 第 1 页 FPGA高速收发器 第 2 页 FPGA高速收发器 第 3 页
本文档由 匿名用户2022-08-24 23:10:49上传分享
你可能在找
  • KintexUltraScale+FPGA数据手册:DC和AC开关特性DS922(v1.15)2019年7月12日产品规格条款中英文版本如有歧义,概以英文版本为准。 综述赛灵思Kintex®UltraScale+™FPGA支持-3、-2和-1速度等级,其中-3E器件性能最高。 使用以VCCINT=0.85V工作的-2LE和-1LI器件时,L器件的速度规格与-2I或-1I速度等级相同。以VCCINT=0.72V工作时,-2LE和-1LI器件的性能以及静态和动态功耗都将下降。
    4.8 分 5 页 | 370.86 KB
  • 整体解决方案搭配Xele-MD,效果会更好Xele-Trade系统是艾科朗克为高频量化证券交易场景打造的超低延迟交易系统,基于FPGA智能芯片技术提供软硬件加速。 上行方向采用FPGA直连TGW组网,进一步降低报单穿透时延,并支持多TGW组网方案,实现负荷分担,提高报单性能和可靠性。同时接收回报的接口保持TCP,确保可靠性。 产品架构新产品、新架构Xele-Trade系统在稳定的超低延迟下完成报单数据解析和风控检测等工作后,将报单指令转发至交易前置,并将报单回执转发至交易客户端。
    4.9 分 4 页 | 277.88 KB
  • 通惠驱动器报警报警代码-12345678910111213141516171920212223242627303132353637报警名称正常超速主电路过压主电路欠压位置超差保留速度放大器饱和故障驱动禁止异常位置偏差计数器溢出编码器故障保留 IPM模块故障过电流过负载制动故障编码器计数错误电机热过载速度响应故障热复位E2PROM错误FPGA芯片错误PLD芯片错误A/D芯片错误RAM芯片错误输出电子齿轮设置错误缺相报警编码器Z脉冲丢失编码器UVW 信号错误编码器UVW信号非法编码在非降速阶段,制动管也工作操作错误输入位置指令倍率设置错误内容伺服电机速度超过设定值主电路电源电压过高主电路电源电压过低位置偏差计数器的数值超过设定值速度调节器长时间饱和正转
    4.8 分 5 页 | 111.00 KB
  • 带MAX5的X3850X5叠加后log灯常亮的解决办法2台X3850X5的服务器,每台x3850x5都连接有MAX5内存扩展模块,叠加的物理连线图如下所示图1-1带MAX5的x3850叠加图2台服务器开机以后 图1-2IMM里FPGA报错提示X3850X5和MAX5的FPGA微码不匹配。这时候需要对服务器进行微码升级进入uEFI->systemlogevents,清除所有的日志文件,然后断电5分钟,再开机。 1.微码下载链接:1)FPGA微码:ibm_fw_fpga_g0ud81b-2.02_windows_32-64.exe2)IMM微码:ibm_fw_imm_yuood4g-1.32_windows_32
    4.7 分 14 页 | 1.04 MB
  • 广州致远电子股份有限公司FPGA芯片在编程器烧录器里的应用FPGA芯片在编程器烧录器里的应用FPGA是一种“半定制”的芯片,其中一个特性就是IO口可编程,这个特性对编程器能与各类封装芯片互连有很大帮助作用 普通IO口其实本质就是寄存器,这些寄存器都有一个相应的地址,操作IO口就是操作寄存器;片内外设相对来说,是一个具有特定功能模块,其内部包含多个寄存器控制不同的功能执行,但是这些寄存器也有固定的地址。 通过存储器映射的方式,把片内外设和CPU连接起来,组成一个系统。值得注意的是,这些片内外设对外接口都是连接固定的管脚,如果要对这些外设控制完成特定的功能设计,实质上已经隐含了对这些管脚控制了。
    5.0 分 2 页 | 284.15 KB
  • 不要仅仅为了薪水而工作,还应该为梦想而工作,为自己的前途而工作下面是小编为大家整理的关于2021高速路收费员实习总结,希望对您有所帮助。2021高速路收费员实习总结1时光荏苒,光阴似箭。 转眼已在板仓收费站工作实习了一个月。在过去的一个月里我收获颇多,同时也知道自己要学习提高的地方还有很多。 还记得自己第一次来到收费站的大门前,心中涌起的阵阵担忧;第一次参与季度考核动员会议,心中泛起的那份紧张;第一次列队做操,因无法完全放松自己而感到无所适从;第一次收费手忙脚乱,自己内心的那一丝窘迫;第一次验货
    5.0 分 5 页 | 23.50 KB
  • 找FPGA和CPLD可编程逻辑器件,上深圳宇航军工半导体有限公司•20KbM20Kor10KbM10Kblocks—blocksofdedicatedmemoryresources.TheM20KandM10Kblocksareidealforlargermemoryarrayswhilestillprovidingalargenumberofindependentports
    5.0 分 5 页 | 418.94 KB
  • 找FPGA和CPLD可编程逻辑器件,上深圳宇航军工半导体有限公司ThePLLsintheArriaVdevicessupportthefollowingfeatures:••••••••••FrequencysynthesisOn-chipclockdeskewJitterattenuationCounterreconfigurationProgrammableoutputclockdutycyclesPLLcascadingReferenceclockswitchoverProgrammablebandwidthDynamicphaseshiftZerodelaybuffersFractionalPLLInadditiontointegerPLLs
    5.0 分 5 页 | 419.69 KB
  • 找FPGA和CPLD可编程逻辑器件,上深圳宇航军工半导体有限公司IMPORTANT:AllpackagesareavailablewitheutecticBGAballs.Toorderthesepackages
    4.9 分 5 页 | 667.17 KB
  • 2020高速公路收费员工作心得5篇收费服务是展示高速公路良好职业形象的窗口,要求优质文明服务,唱收唱付,文明用语,微笑服务。 微笑服务是高速公路收费工作的重点,是提高窗口形象的关键所在下面是小编整理的高速公路收费员工作心得,仅供参考。 精选高速公路收费员工作心得一在过去的一年里,本人以务实、开拓、进取、创新的精神,在领导和同事们的关心、支持下,坚持学习,完善自我,在各方面严格要求自己,爱岗敬业、廉洁奉公,努力工作,争创佳绩。
    3.0 分 7 页 | 32.50 KB
本站APP下载(扫一扫)
活动:每周日APP免费下载全站文档
本站APP下载
热门文档